封装设计
-
专为USB3.1Gen2设计的低电阻自恢复保险丝-Low Loss NSML1505
USB?3.1 Gen2是一种USB规范，数据传输速度提升可至速度10Gbps。与USB 3.0（即USB 3.1 Gen1）技术相比，新USB技术使用一个更高效的数据编码系统，并提供一倍以上的有效数
-
Allegro与英诺赛科联合推出全GaN参考设计， 赋能AI数据中心电源
中国 & 美国新罕布什尔州曼彻斯特，2025年11月25日 — 全球运动控制与节能系统电源及传感解决方案领导者之一Allegro MicroSystems, Inc.?(以下简称“Allegro”，纳
Allegro与英诺赛科 2025-11-25 -
国产芯片设计公司;谁是最大赢家？
随着2025年第三季度财报季落下帷幕，本文统计了58家科创板半导体芯片设计厂商发布的季度报告。数据显示，国内半导体行业正呈现显著增长态势，头部企业在AI算力需求爆发与国产化浪潮的双重驱动下表现尤为突出
芯片 2025-11-21 -
【聚焦】Low CTE布（低热膨胀系数玻纤布）适用于高端芯片封装环节 我市场国产化进程加快
在本土方面，行业发展初期，我国Low CTE布高度依赖进口。近年来，随着国家政策支持以及本土企业持续发力，我国Low CTE布市场国产化进程有所加快。 低热膨胀系数玻纤布，简称Low CTE布，是一种
LowCTE 2025-11-17 -
专为USB耳机设备设计，基于Cortex架构的数字音频转接芯片-CJC6811A
数字音频转接芯片的核心功能是将数字音频信号转换为模拟信号输出，其工作原理涉及数字信号处理、数模转换（DAC）和音频放大等关键环节。 核心工作流程： 一、信号输入与解码： 通过数字接口（如USB、SD卡
-
基于Cortex-M0+的MCU，专为USB耳机设备设计的USBCodec芯片-CJC6822A
USBCodec芯片是集成数字信号处理、音频编解码及USB通信功能的芯片，其核心工作原理包括信号采集、数字处理、编解码转换和通信传输四个关键环节。 信号采集与数字处理：通过内置ADC模块对模拟音频信号
-
格创东智新一代半导体先进封测CIM解决方案：赋能先进封装，迈向“关灯工厂”
在“后摩尔时代”，先进封装技术已成为提升芯片性能、集成度与性价比的关键路径。面对2．5D／3D集成、晶圆级封装（WLP）、系统级封装（SiP）等复杂工艺对制造管理带来的全新挑战，制造系统的“大脑”——
格创东智 2025-10-24 -
亮相2025中国半导体先进封测大会，格创东智以AI赋能先进封装CIM自主化变革
10月22日，2025中国半导体先进封装大会暨中国半导体晶圆制造大会在江苏昆山隆重召开，大会围绕“晶圆制造是根基，先进封装是突破方向”为核心议题，汇聚了全球半导体领域的专家学者、企业领袖及产学研用多方
封测 2025-10-24 -
先进封装的产业逻辑，已经变了
先进封装巨头们的动作越来越大了。 8月28日，全球第二大OSAT（外包封测）企业安靠宣布，调整其在美国亚利桑那州建设的先进封测工厂选址。新选址的项目用地面积接近翻倍，总投资规模也从17亿美元扩大至20
半导体 2025-10-24 -
Cadence 电子设计仿真工具标准搭载村田制作所的产品数据
株式会社村田制作所（以下简称“村田”）已在?Cadence Design Systems, Inc.（总部：美国加利福尼亚州，以下简称“Cadence”）提供的?EDA 工具(1)?“OrCAD X
-
江波龙推出业内首款集成封装mSSD，Office is Factory实现灵活、高效交付
10月20日，江波龙基于“Office?is?Factory”灵活、高效制造的商业模式，推出集成封装mSSD（全称“Micro?SSD”）——?通过重构常规SSD介质的定位与形态，打造出“高品质、高效
-
功率模块封装技术：大面积焊接和大面积烧结的对比
芝能智芯出品 在功率半导体器件快速向高密度、高温、高可靠性方向演进的过程中，连接技术成为影响系统性能和寿命的关键环节。 Heraeus Electronics在研讨会上，系统比较了“大面积烧结（Lar
-
800亿美元先进封装蓝海，中国三巨头谁先破台积电网？
当摩尔定律逼近物理极限，先进封装技术正成为全球半导体竞争的新焦点，中国的封装三巨头也在这一浪潮中寻找新的增长点。 随着晶体管尺寸缩小至2纳米以下，逐步逼近分子甚至原子级别，先进制程的工艺边际成本大幅增
-
格创东智半导体封装测试QMS解决方案：全链路质量闭环与价值创造
在半导体产业链中，封装测试是决定产品可靠性的“最后一公里”。SEMI研究表明，封装环节的质量缺陷占成品失效原因的35％以上，而测试成本高达整体制造成本的20％－30％。面对工艺复杂性攀升及车规级“零缺
格创东智 2025-09-05 -
-
村田携先进封装与电容方案亮相2025 Andes RISC-V CON
近日，村田中国（以下简称“村田”）亮相2025 Andes RISC-V CON北京站，集中展示了面向RISC-V架构的一系列核心技术成果与产品布局，旨在推动下一代智能系统的发展。本届展会聚焦AI、车
-
EDA“出圈”：芯片不再是设计终点
芝能智芯出品 在半导体产业链的惯常叙事里，芯片往往是舞台中央的主角。 CadenceLIVE China 2025上，Cadence高级副总裁兼系统验证事业部总经理Paul Cunningham提出了
-
时隔2年，如何看待LED封装这一轮涨价
历史总是惊人的相似。时隔两年，LED显示屏行业再次掀起涨价浪潮。 继今年3月后，2025年8月起，木林森、kinglight晶台、星心半导体等多家LED封装企业相继发布调价函，宣布产品价格上调5%-1
-
共封装光学CPO，谁是成长最快企业
CPO?技术主要是通过?2.5D?或?3D?封装的形式，把光收发模块和专用的?ASIC?芯片等异构集成在一个封装体内，或者将网络交换芯片和光模块共同装配在同一个插槽上，以此实现芯片和模块的共封装。 受
-
Cadence 携手 NVIDIA 革新功耗分析技术， 加速开发十亿门级 AI 设计
中国上海，2025 年 8?月 20?日 ——?楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布，通过与 NVIDIA 的紧密合作，公司在硅前设计功耗分析方面取得重大飞跃。借助
-
热点丨华为推AI推理技术UCM，解决当下推理加速及未来设计难题
前言：从应用需求视角，越来越多的企业聚焦于模型推理的性能表现，这直接关系到商业落地与盈利潜力。然而在推理这一核心环节，中国正面临显著瓶颈。国内基础设施投资远低于美国，同时还受限于算力卡供应受限、高带宽
-
专为LED灯串电流调节而设计的高压浮置电流驱动IC-WD10-3111
LED灯串电流调节主要通过以下三种方式实现： 脉冲宽度调制（PWM）：通过控制脉冲信号的占空比调节LED平均电流，实现无闪烁调光。例如，当占空比增大时，LED亮度增加；反之则降低。该方式可实现0-10
-
产业丨CoWoS之后，封装技术的迭代与竞逐
前言： 在算力需求爆发的当下，英伟达GPU成为人工智能浪潮的核心引擎，而其背后的先进封装技术CoWoS也随之走入大众视野。 然而，市场对CoWoS的需求早已超出供应能力，即便台积电将产能提升两倍以上，
-
双H桥驱动芯片-SS8833T，三种封装，睡眠电流低至1μA
率能推出SS8833T双H桥电机驱动芯片，该芯片工作电压为 2.7V至15V，每个通道负载电流可达1.0A。每个H桥的输出驱动器块由 P+N 沟道功率 MOSFET组成，配置为H桥以驱动电机绕组，每个
-
一款为电动玩具而设计的单通道直流马达驱动器-SS6216
电动玩具的工作原理主要基于电动机将电能转化为机械能，通过齿轮等传动装置驱动玩具部件运动。当电池通电后，电流通过电动机线圈产生旋转力，带动玩具部件（如车轮、机械结构）运转。 不同类型电动玩具的原理： 回
-
-
长电科技40亿商誉背后的封装，如何卡位AI芯片的“毫米战争”？
编辑?|?言西 审校?|?大飞??制作?|?柯柯 当英伟达H20芯片进入中国市场，江苏江阴的先进封装产线上，2.5D封装工艺正以±1微米的精度堆叠芯粒。这场发生在毫米尺度上的技术战争，决定了算力芯片的
-
世芯科技2nm设计平台：GAAFET时代的定制ASIC路线图
芝能智芯出品 随着摩尔定律逐渐逼近物理极限，先进制程与系统级封装的协同成为定制芯片设计的核心路径。 世芯科技（Alchip）基于台积电N2制程推出的2nm设计平台，正是面向高性能计算（HPC）和人工智
-
共封装光学CPO，谁是盈利最强企业？
CPO（共封装光学）是将交换芯片和光引擎共同装配在同一个Socketed（插槽）上，形成芯片和模组的共封装，可以尽可能地降低网络设备的自身工作功耗以及散热功耗。 CPO作为解决AI集群通信瓶颈的关键技
-
PACK产品开发与设计(9)：动力电池系统产品参数匹配性分析
本合集旨在深入剖析PACK设计相关技术，从基础理论到典型案例，提供干货满满、实用的独家电池包设计秘籍。???? 无论你是行业新手，还是资深从业者，这个合集都继续您提供满满的干货，感谢关注~ 动力电池系
-
面向人工智能的3D AI芯片：如何进行封装和散热？
芝能智芯出品 人工智能计算需求不断攀升，传统半导体封装和散热方式面临极限。 ECTC 2025 展示了三维器件堆栈所依赖的新一代技术路径，包括直接液体冷却、亚微米级混合键合、玻璃载体RDL、背面供电网
-
一款使用电容感应式原理设计的6键触摸检测IC-CT8225
工采网代理的国产电容式触控芯片?- CT8225是一款使用电容感应式原理设计的触摸芯片。此芯片内建稳压电路供触摸传感器使用，稳定的触摸效果可以应用在各种不同应用上，人体触摸面板可以通过非导电性绝缘材料
-
应用在智能手表中的小体积封装数字红外接近检测模块
智能手表的出现，不仅各种丰富多样的功能满足用户需求，时尚设计的外观也很得用户青睐。智能手表在健康追踪、运动记录、日常提醒等方面表现突出，如今已经成为很多人生活中常备的一款经典消费电子产品。 智能手表
-
双通道采用SOIC-8封装的15MBd CMOS光耦合器-ICPL-075L
工采网代理的光耦合器 - ICPL-075L（双通道）是采用SOIC-8封装的15MBd CMOS光耦合器。该光耦器件运用CMOS集成电路技术，在极低功耗下实现卓越性能。ICPL-075L的核心构件由高速发光二极管与CMOS探测器集成电路组成
光耦合器、光电耦合器、光耦、高速光耦 2025-06-19 -
RISC-V：打破传统芯片设计与定制化的未来计算
芝能智芯出品 在传统计算架构逐渐显现适配瓶颈之时，RISC-V 开始以“演进工具”之姿稳步渗透多个应用场景。 作为一种开放指令集架构（ISA），RISC-V 的灵活性、模块
-
AMD收购Enosemi，共封装光学系统的技术博弈
芝能智芯出品 在AI系统日益增长的带宽与能效需求推动下，光子学与共封装光学（CPO）正成为芯片架构演进的核心力量。 AMD近日收购光子集成电路公司Enosemi，这是加速AI战略的关键一步，更是对抗英伟达和引领新一轮系统级创新的深层博弈
-
智能驾驶芯片的热设计：演进与挑战
芝能智芯出品 随着智能驾驶不断迈向更高阶的发展阶段，智能驾驶芯片的性能与功耗呈指数级上升，热管理设计已成为芯片可量产部署的决定性因素。 本文结合地平线J系列芯片的演进路径，从芯片封装选型到热路径管理，再到预控环节的优化思路，深入解析了当前智能驾驶芯片热管理领域的核心挑战与应对策略
-
ASIC 封装设计如何决定芯片开发的节奏？
芝能智芯出品 在先进工艺驱动芯片不断朝向更高性能、更小尺寸演进的时代，ASIC 封装早已不再是设计流程中的“最后一步”，而成为与芯片设计同步推进、紧密耦合的关键环节。 从基
-
高功耗芯片的如何设计满足散热需求？
芝能智芯出品 随着人工智能、高性能计算和通信技术的发展，芯片功耗持续攀升，热管理成为限制芯片性能释放的关键因素之一。从芯片到系统，散热路径上每一个环节都在承担越来越重要的角色。 我们一起解析高功耗
-
国内先进芯片设计，多点开花
芯片作为现代科技的“心脏”，其技术水平直接决定了一个国家在科技领域的话语权。2025 年 5 月 22 日，小米重磅发布国内首款 3nm 手机 SoC 芯片 “
相关标签
换一批
最新活动更多 >
-
12月9日立即报名>> 恩智浦创新技术峰会
-
12月15日立即申请试用>> 【免费试用】金升阳助力机器人行业电源国产化
-
深圳专场立即报名 >> 12月16-17日 AMD 嵌入式峰会
-
12月19日预约直播> OFweek 2025锂电池“零缺陷”生产技术在线峰会
-
12月19日立即报名>> 【线下会议】OFweek 2025（第十届）物联网产业大会
-
即日-12.20点击报名>> 【免费试用】宏集运输冲击记录仪
