1. DFT不是离散傅里叶变换，而是Design for Test，可测性设计。

　　但常因增加面积和复杂度被嫌弃，规模越大的芯片，DFT的设计越复杂。

　　请看以下工程师对话：

　　DFT工程师：没有我，你们怎么知道芯片是好的?设计工程师：没有你，我的芯片根本不会坏!

　　做得好叫Design for Test，做不好就会被后端工程师诟病为Design From Trouble。

　　因为时序难以收敛，被后端工程师开jira也不是一次两次了。。。

　　2. 说到时序收敛(Timing Closure)，这可是不少工程师永恒的噩梦。

　　工程师相当一部分的时间都在和时序较劲，最后1ps的违例能让人debug到凌晨。

　　“时序没收敛?一定是隔壁组的模块拖慢了全局时钟!”“修了三天时序，最后发现是约束文件写错了…(沉默震耳欲聋)”

　　不是开玩笑，这种低级问题屡见不鲜。。。

　　3. 芯片工程师都称自己是硅农(Silicon Farmer)，也就是芯片界的码农

　　暗指像农民一样辛勤耕作(设计晶体管)，但收成(芯片性能)还得看天(工艺、EDA工具、运气)。一入物理深似海，从此周末是路人。

　　但硅农的成分也不太一样，只有农企开着推土机(架构)的才是最纯的。

　　对了，农企还有另外一个名字，按摩店。

　　4. ADC 不是射手

　　模拟工程师回家最怕被问：“研究 ADC?除了后羿和鲁班，会玩带位移的吗?

　　5. PR 不是公关

　　做 PR(Place & Route)的同事天天被问：“你们公司危机公关很厉害吧?”

　　6. 世界上只有 10 种人，懂二进制的和不懂二进制的

　　7. 软件靠重启，硬件靠插拔

　　Bug 出现了?软件同事先重启一下服务，硬件同事先把板子拔了重插。最有效的解决方法，往往采用最朴素的办法。

　　8. 曾轶可变放大器

　　增益可变放大器。。。啊?歌手啥时候变放大器了，什么破玩意???我爱听狮子座和最天使，是不是说明自己老了呀?

　　9. DC 和Marvell 都没有英雄

　　做综合的同事吐槽：DC(Design Compiler)里永远跑不出“超级英雄”，只有 Setup/ Hold Violation。

　　10. IC 设计工程师炒粉炒面

　　白天画版图、晚上炒炒粉，IC 设计干成了餐饮副业，主打一个赚同事的钱。

　　11. tape-out holiday

　　理想情况：流片前 48 小时通宵爆肝，流片后两周集体带薪休假，迟到早退、WFH、无理由请假，老板默认。

　　实际情况：流片后bug一堆，天天肝凌晨4点最后还是砖头一块。

　　12. 前端设计工程师和后端工程师眼中的芯片

　　当然啦，这些梗背后，是芯片工程师对高压力、长周期、复杂技术挑战的幽默化解。每一个段子都是晶圆上的一道刻痕，记录着芯片诞生前的无数次崩溃与重构。