hdl

概述ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接...

2025-11-13 标签：仿真器HDL仿真软件 206 0

引言随着集成电路设计复杂度的不断提升，硬件仿真系统在现代芯片设计流程中扮演着越来越重要的角色。基于FPGA（现场可编程门阵列）的商用硬件仿真系统因其灵活...

2025-03-31 标签：集成电路硬件HDL 1.2k 0

Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数...

2025-03-17 标签：FPGA寄存器Verilog 3.8k 0

本文将首先介绍FPGA的基础知识，包括FPGA的工作原理以及为什么要使用FPGA等，然后讨论设计和执行FPGA应用所需的工具。

2024-11-11 标签：FPGAHDL现场可编程门阵列 2.4k 0

Testbench是验证HDL设计的主要手段，本文提供了布局和构建高效Testbench的指南以及示例。另外，本文还提供了一种示例，可以为任何设计开发自...

2024-10-29 标签：FPGA硬件HDL 2.8k 0

本文继续介绍Verilog HDL基础知识，重点介绍赋值语句、阻塞与非阻塞、循环语句、同步与异步、函数与任务语法知识。

2024-10-24 标签：仿真VerilogHDL 1.7k 0

FPGA 原型设计开发复杂性策略

FPGA 被封装在更大的封装中，从而提供了更多的 I/O。"然而，I/O 的增加并不像逻辑资源那样引人注目。

2024-04-11 标签：FPGAasicsoc 704 0

你想写出可以跑出700M以上的代码吗，直逼FPGA内部PLL的极限。

2024-03-12 标签：FPGA滤波器比较器 1.6k 0

FPGA系统规划的简化流程

数据接口的同步在 FPGA/CPLD 设计中一个常见问题。很多设计工作不稳定都是源于数据接口的同步问题。

2024-02-21 标签：fpgacpld寄存器 1.4k 0

自动化构建环境在FPGA设计中的应用

为了加快实现 FPGA 构建环境的自动化（如用于持续集成 (CI)），并确保在开发与生命周期后期阶段完整重现设计结果，Missing Link Elec...

2024-02-20 标签：fpgaHDLTCL 935 0

验证调试是辛苦活儿。除错（debug）要先找出错误，但错误通常只在特定场景下才能复现，当工艺演进到5纳米及以下，超大芯片集成度动辄超过百亿晶体管时，遍历...

2024-01-09 标签：处理器eda晶体管 1.2k 0

对于前端设计人员，经常会需要一个MUX来对工作模式，数据路径进行明确（explicit）的声明，这个对于中后端工程师下约束也很重要。这里介绍一种巧用的R...

2023-12-14 标签：HDLRTLMux 2.5k 0

鉴于机器学习和人工智能等应用的 FPGA 设计中硬件加速的兴起，现在是剥开几层“云雾”并讨论 HDL 之间来回传递数据（主要指FPGA 的可编程逻辑 (...

2023-11-27 标签：fpga嵌入式HDL 2.6k 0

消失了好久，没有写文章，也没有做笔记，因为最近再赶一个比赛，时间很紧，昨天周六终于结束了，所以趁着周末这会儿有时间，写点东西，记录下来。首先我学习FPG...

2023-11-20 标签：fpgaVerilogHDL 1.4k 0

我们将使用实例讲解MATLAB / Simulink HDL 使用入门。

2023-11-06 标签：ledmatlabHDL 2.6k 0

首先，考虑x和z在verilog条件语句中的使用情况，然后我们再考虑在verilog中用x和z给其他reg/wire赋值的情况。

2023-11-02 标签：仿真器VerilogHDL 2.8k 0