Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips bom2buy Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

verilog hdl

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
类型
新鲜 热门

电路方案

查看更多

文章

查看更多
  • Verilog核心概念：Task与Function的正确使用指南
    在Verilog HDL的设计与验证中，为了提高代码的复用性、可读性和可维护性，我们经常需要将重复使用的功能封装起来。
    678
    11/12 11:04
    verilog verilog hdl
    Verilog核心概念：Task与Function的正确使用指南
  • FPGA相关职位笔/面试题分享（三）
    本文介绍了基于Verilog HDL设计FPGA串行数据发送模块的方法，并提供了完整的模块设计代码和仿真代码。该模块接收八位并行信号pdata，通过时钟信号clk和复位信号reset控制，输出信号txd遵循给定的时序要求。仿真结果验证了模块正确实现了预期的功能。
    873
    09/28 08:56
    FPGA verilog hdl
    FPGA相关职位笔/面试题分享（三）
  • Verilog HDL 语法学习笔记
    今天给大侠带来Verilog HDL 语法学习笔记，话不多说，上货。Verilog HDL 语言最初是作为 Gateway Design Automation 公 司 （ Gateway DesignAutomation 公司后来被著名的 Cadence Design Systems 公司收购）模拟器产品开发的硬件建模语言。
    1800
    02/05 13:17
    verilog hdl
    Verilog HDL 语法学习笔记
  • FPGA Verilog HDL有什么奇技淫巧？
    Q：Verilog 有什么奇技淫巧？A：在 Verilog 中，以下这些技巧或许可以被视为“奇技淫巧”，但需要注意的是，在实际应用中应遵循良好的代码规范和设计原则：1. 利用 generate 语句生成重复的模块或逻辑：可以根据条件动态地生成电路结构，提高代码的灵活性和可复用性。
    707
    02/05 07:17
    FPGA verilog
  • Verilog HDL 会被淘汰吗？
    今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（二十三），以后还会多推出本系列，话不多说，上货。Q：Verilog会被淘汰吗?现在hls越来越强大，hls有什么Verilog做不到的事情吗，Verilog大家认为是否会被淘汰呢，我现在一直在用Verilog做FPGA和asic，慌得一匹。
    1156
    2024/10/08
    verilog verilog hdl
    Verilog HDL 会被淘汰吗？

课程

查看更多

直播

查看更多
热门作者 换一换
相关标签