克服3-NM节点的BEOL图案化挑战

图片来源：Lam Research

随着互补金属氧化物半导体（CMOS）面积从一个节点缩小到另一个节点50%，互连临界尺寸（CD）和间距（或间距）需求非常紧张。

在N3节点，金属间距尺寸必须在18纳米或以下，主要的互连挑战之一是确保足够的工艺裕度以应对CD和边缘布置误差（EPE）。

实现未来技术节点的CD光栅需要多图案化方法，如自对齐双/四/八重图案（SADP/SAQP/SAOP）和多重光刻蚀（LE）图案，结合193i光刻甚至极紫外光刻。

SEMulator3D虚拟制造技术，作为Semiverse Solutions的一部分，被用于实验设计（DOE）评估EPE并展示成功图案化先进18纳米和16纳米金属间距（MP）BEOL的能力。

利用工艺模型，我们探讨了工艺变异和模式化敏感性对EPE变异性的影响。模拟识别了重要的工艺参数及相应的工艺窗口，这些参数需要控制以实现EPE的成功控制。

18纳米BEOL工艺的模拟

提出了一种自对位光刻锂蚀（SALELE）方案，采用自对位块，用于N3节点的18纳米MP BEOL工艺流。该方案的优点是BEOL中不使用假金属，有助于降低寄生电容。

图2突出展示了DOE模拟中使用的选定工艺参数及相应的范围值。在使用均匀蒙特卡洛分布的模拟过程中，多个可能影响线条和区块尺寸的工艺参数被变化。

参数如BL1光盘偏置和LE2叠加，具有变异范围。模拟结果包括EPE模拟和最小线程CD计算。

本研究评估了三种具有挑战性的EPE测量指标：

1.EPE1：EPE计算光刻蚀刻1（LE1）印刷硅芯线与光刻蚀刻2（LE2）印刷的氧化硅线之间的间隙

2.EPE2：EPE计算BL1蚀刻后印刷的BL1（块1）掩膜与印刷LE1线之间的间隙

3.EPE3：EPE计算BL2蚀刻后印刷的BL2（块2）掩膜与印刷LE2线之间的间隙

蒙特卡洛模拟在SEMulator3D中进行了800次运行，采用均匀分布。对于每个模拟事件，通过虚拟测量提取EPE。模拟中进行了工艺敏感性分析，以探讨工艺变异对EPE挑战的影响（见图2）。

通过SEMulator3D®分析模块自动识别了影响线条尺寸和EPE的最重要工艺参数。进行了工艺敏感性分析，以探讨最重要参数对每个EPE挑战的影响。

能源部结果

图3展示了EPE1的EPE1：LE2在LE1上的EPE敏感性分析图。间隔厚度定义了LE2和LE1线段之间的间隙。EPE1显著依赖于间隔厚度的变化，对LE1和LE2岩石偏置变化的敏感度较低。

三个图及其对应的虚拟表示：

图3中使用的相同EPE敏感性分析方法也应用于EPE2和EPE3。EPE的工艺敏感性分析图使我们能够识别出三者（EPE1、EPE2和EPE3）的可接受工艺窗口。

图4总结了从我们工艺模型中提取的EPE工艺窗口，涵盖了前述重要工艺参数。

利用提取的工艺窗口进行EPE灵敏性分析，涵盖间隔器厚度、LE1石板偏置和BL1石板偏置等所有重要参数

除了评估避免EPE挑战所需的工艺窗口外，每次模拟运行的最小线CD窗口都被虚拟测量。图5展示了满足线CD成功标准（8nm<CD<10nm）所需的最小线CD工艺窗口。

我们的模拟结果显示，只有9.75%的运行显示最小线CD在8至10纳米之间。因此，除了EPE挑战外，最小线CD控制也至关重要，应作为工艺窗口定义的一部分加以考虑。

图上的点显示最小CD长度下10纳米以下的运行集中

本研究表明，虚拟制造是识别下一代互联技术关键工艺窗口和裕度的强大工具。通过模拟和分析关键工艺参数，工程师可以主动解决限制良率的故障，优化最小线程CD和EPE控制。这些见解对于推动半导体制造在3纳米及更广泛领域的发展至关重要。